Crédito: CC0 Dominio público
Un equipo de investigación dirigido por el profesor Hein Yoon del Departamento de Ingeniería Eléctrica de UNIST ha presentado un regulador híbrido de baja caída (LDO) ultrapequeño que promete avanzar en la gestión de energía en dispositivos semiconductores avanzados. Este chip innovador no solo estabiliza el voltaje de manera más eficiente, sino que también filtra el ruido, ocupando menos espacio, abriendo nuevas puertas para sistemas en chips (SoC) de alto rendimiento utilizados en IA, comunicaciones 6G y más.
El nuevo LDO combina la potencia de los circuitos analógicos y digitales en un diseño híbrido, lo que garantiza una entrega de energía estable incluso durante cambios repentinos en la demanda actual (como al iniciar un juego en su teléfono inteligente) y bloquea eficazmente el ruido no deseado de la fuente de alimentación.
Lo que distingue a este desarrollo es un sofisticado método de transferencia digital a analógico (D2A-TF) y un generador de tierra local (LGG), que trabajan juntos para proporcionar una estabilidad de voltaje y supresión de ruido excepcionales. En las pruebas, mantuvo la fluctuación del voltaje en solo 54 milivoltios durante rápidas oscilaciones de corriente de 99 mA y pudo restaurar el voltaje a su nivel adecuado en solo 667 nanosegundos. Además, logró una relación de rechazo de la fuente de alimentación (PSRR) de –53,7 dB a 10 kHz con una carga de 100 mA, lo que significa que puede filtrar eficazmente casi todo el ruido a esa frecuencia.
Otra gran ventaja es su tamaño (de sólo 0,032 mm² cuando se fabrica con un proceso CMOS de 28 nanómetros) gracias a la eliminación de grandes condensadores externos. Este pequeño tamaño lo hace ideal para SoC altamente integrados, donde es necesario empaquetar múltiples funciones en un espacio pequeño.
El investigador principal, Changmin An, explicó: “Los LDO híbridos tradicionales a menudo requieren condensadores grandes para suavizar la conversión de digital a analógico, lo que puede ser un cuello de botella. Nuestro nuevo diseño resuelve este problema con una técnica perfecta de conversión de digital a analógico, haciéndola más pequeña y más eficiente”.
Diseñado para activarse sólo cuando sea necesario durante subidas repentinas de energía, este LDO también consume muy poca energía en espera. Su rendimiento general, medido mediante una figura de mérito (FoM) integral, es de unos notables 0,029 picosegundos, estableciendo un nuevo punto de referencia global.
El profesor Yun añadió: “Este LDO ultracompacto y de bajo consumo ofrece una excelente estabilidad de voltaje y reducción de ruido, lo que lo hace muy adecuado para chips de IA de próxima generación y módulos de comunicación 6G. Es una solución versátil que puede adoptarse ampliamente en la electrónica de alto rendimiento”.
El resultado es publicado en Revista IEEE de circuitos de estado sólido.
Más información:
Changmin An et al., Un PSRR de −53,7 dB, LDO analógico asistido digital sin condensador de salida de transitorio rápido que utiliza una técnica de conversión digital a analógica perfecta, Revista IEEE de circuitos de estado sólido (2025). DOI: 10.1109/jssc.2025.3602461
Disponible en UNIST
cita: Los semiconductores ultracompactos podrían impulsar chips AI y 6G de próxima generación (2025, 21 de octubre) Consultado el 21 de octubre de 2025.
Este documento está sujeto a derechos de autor. Ninguna parte puede reproducirse sin permiso por escrito, excepto en cualquier trato justo con fines de estudio o investigación personal. El contenido se proporciona únicamente con fines informativos.
